（原标题：模拟筹备，迎来剧变）
淌若您但愿可以时时碰面，迎接标星保藏哦~
开端：内容编译自semiengineering，谢谢。
正如各人所熟知，通过协同筹备异构集成，协同筹备不再只是模拟和数字。它还包括封装、互连和数据出动。这似乎正在给模拟筹备带来影响。
Synopsys 居品管理施行总监 Hany Elhak也暗示，模拟和数字仍然是要津身分——数字布局布线和模拟布局相互交流。但你还需要将其推广到封装和中介层。
“这即是为什么活泼性是悉数责任经由的要津。”Keysight居品司理 Cedric Pujol强调。他进一步指出，但除此除外，咱们还在与新一代工程师打交说念，他们接受过 Python 和其他言语的培训，可能对传统经由了解得较少，他们但愿将我方的 Python 常识带入芯片筹备。一些客户告诉咱们，“咱们有 100 名 EDA 工程师可以制定经由，你需要融入其中，这么咱们才能进行优化。”Cedric Pujol说。在他看来，行动 EDA 供应商，需要提供活泼性，以便八成融入开发者的责任经由。他们但愿领有它。他们将依靠咱们的优化器完成大致 80% 的责任。但对于一些要津问题，他们但愿诓骗他们的常识，因为他们知说念他们可以大有可为——减少热量、质问功耗——他们不念念让其他东说念主领有这些。
西门子 EDA定制 IC 考证首席居品司理 Pradeep Thiagarajan则强调，对于这个方面，咱们还有一个更大的依赖关系咱们还莫得谈到。
Thiagarajan暗示，模拟筹备师在开发过程中经验了代工场 PDK 的演变。模拟筹备师可能从 v0.5 PDK 运行，他们筹备出了完竣的功率放大器 — 经过了各个方面的考证，恢恢有余 — 然后他们得到了一个 PDK 更新 v0.6 或 v0.7，这个拓荒发生了一些变化。然后他们下一次模拟时，一切齐崩溃了。现在筹备公司正试图加快他们的流片。是以他们正在进行早期筹备，但这种先进节点的期间即使在 v1.0 中也能改动一些东西，而良率不及的问题会平直影响到你的模拟筹备，看起来像是一个模拟故障。生态系统中存在广大的依赖关系，我不知说念怎样惩办这个问题。
对于模拟筹备行业，还存在一个近况，那即是当年，模拟筹备东说念主员一直拒却使用 EDA 用具，因为它不一定能为他们带来彰着的平允。这会改动近况吗？
针对这个问题，Elhak恢复说念：“是的，止境大。”
在他看来，这种弯曲的一部分发生在传统的模拟公司。咱们看到了这种当代化，尽管许多读者会问：“咱们在当代化吗？”但在模拟范围，这是真的。公司正在从里面模拟器、可靠性分析环境和变异分析用具转向贸易 EDA。原因是先进节点带来了新问题，这些传统用具无法处理这些问题——器件模子、变异以及 finFET 和先进节点带来的不同类型的可靠性问题。更新和爱护这些用具的本钱变得止境高。我亲眼目击了几次这么的弯曲。
Pujol也认可，自主研发的用具合手续了很永劫刻。十年前，咱们在 RF 中看到的大多数问题齐触及索求要津旅途。是以咱们辩驳的是三四个节点和不到 10 个端口。五年前，这个数字激增到 60 个端口，然后是 200 个。现在，咱们需要 1,000 多个端口来索求接地。咱们还莫得辩驳真的的高频率——可能是 28 千兆赫。频率将连忙达到 300 千兆赫。在 1 太赫兹时情况会更糟。自主研发的经由无法很好地处理这个问题。您需要依赖具有可记挂性和其他功能的数据库，而这恰是繁难方位。他们但愿他们的优化器基于 Python，但他们仍然依赖 EDA 用具。因此，他们条目许多公司在用具中提供 API，以便八成将我方的东西放入 GUI 中，但他们仍然需要依赖 EDA 用具，因为一切齐变化得太快，以至于很难再使用他们的自界说用具。
Faisal则觉得，说到模拟筹备，咱们零落东说念主才。接受培训或刚毕业的新模拟筹备师不够多。与此同期，模拟行业只会增长。那么你怎样惩办这个问题呢？咱们全国上莫得实足的模拟工程师，以致莫得对成为电气工程师和模拟筹备师感兴味的新东说念主。
现在，另一方面，优秀的模拟筹备师会进行手工筹备，他们知说念会发生什么，然后用用具进行考证。你可以在子模块级别作念到这小数。你弗成在系统级别作念到这小数。但在要津模块级别，他们闲居知说念会发生什么，他们有流毒线，然后进行模拟来考证它。因为淌若他们作念不到这小数，那么你就会得到可能只运行扫描的新工程师，然后他们会反复侦探。这在实验室中如实是一种很好的品性，但在筹备时，当你不知说念我方要去那处时，反复侦探可能会虚耗浩大的时刻和资源。
从Elhak的先容咱们得知，基于咱们今天看到的变化，模拟芯片筹备每个不同阶段的责任量齐发生了变化。
传统上，模拟筹备是在布局前快速完成的。在筹备旨趣图时，我会进行模拟，考证筹备是否正确，然后运行布局并索求寄生参数。淌若存在一些问题，我会运行拓荒这些问题，进行更多的全面模拟，然后就完成了。
现在，在先进节点中，筹备参数与寄生参数处于归并数目级。这不单是是寄生参数的数目，跟着先进节点的出现，寄生参数的数目激增。这些寄生参数的紧要性亦然如斯。这不单是是将效用改动 5% 或 10%。它改动了电路的行径形式。
Elhak强调，由于晶体管止境小，筹备参数与这些寄生参数处于归并数目级。因此，布局前和布局后模拟之间的各异是广大的。因此，筹备弗成以传统形式进行。您必须先完成布局，然后才能考证电路，而这改动了布局的完成形式。必须慢慢完成。您需要忖度寄胜仗应。您需要在筹备过程中进行考证。传统上，筹备速率止境快，然后花消浩大时刻进行考证。现在情况正在发生变化。筹备时刻正在增多，考证是在筹备过程中进行的。
Thiagarajan也指出，布局后（post-layout）必须进行，而且必须进一步加强。
对于布局后，必须进行全面的电源接地索求。这是必须的。在这个期间，电路电压才是真的紧要的。淌若您尝试筹备一个 1 伏特的电路电源，何况进行了完竣的音高筹备和块级完整模拟，然后参预下一个更高的级别，猜猜会发生什么？您的 C4 可能处于完全不同的点。它将获取如斯多的 IR 压降，以至于当您看到该电路时，它不会是 1 伏特。因此，一定要对模块进行布局后，但您必须将 EM 和 IR 分析向左出动。闲居在筹备周期中，东说念主们最终会进行旨趣图、通过、布局、通过，然后在流片的终末阶段进行 EMIR 分析。因此，您会发现问题，然后进行热烈的竞争。您必须提前在运筹帷幄中建议 EMIR，以确保电路电压存在，何况不会因为与筹备师不领有的另一个模块的互连而形成叨唠。
Elhak也认可，这是一个止境好的不雅点。举例，电源传输收集变得越来越大，因此更难模拟。但不单是是这么。正如您所说，它不单是是电迁徙和 IR 压降问题的根源。它本体上改动了筹备的行径形式。这是一个止境大的寄生收集，即使对于电路的功能，您也需要磋商它。因此，这不单是是它变得更大，咱们需要模拟它更永劫刻。咱们需要比以前更时时地模拟它。以前它是 sign-off 的东西。“我会作念我的电源完整性模拟。当时我需要我的 PDN。”
现在，它是筹备的一部分，必须由筹备进行模拟。如安在存在大型 PDN 的情况下加快传统的瞬态模拟——何况准确地使用筹备进行模拟，而不是像闲居在 EMIR 中那样采纳两步要领——是现在一项要津的期间变革。举例，您可以使用 GPU 来模拟 PDN。悉数这些期间齐在加快模拟，这不单是是因为 PDN 更大。PDN 更大是理所诚然的，因为寄胜仗应的数目和电路本人齐更大。但咱们必须从新到尾模拟它。
Pujol强调，这仍然是布局驱动筹备。旨趣图很可以，但在很厚情况下简直绝不消处。咱们当年使用的电压为您提供了裕度，但现在莫得阿谁裕度了。电压正鄙人降，您需要磋商到这小数。淌若您只作念旨趣图，那简直是末路一条。咱们谈到了对优秀模拟筹备师的需求。他们需要磋商布局，磋商布局的构造形式。淌若您有小旨趣图，那么您最终得到的东西实足不会像您领有的东西。零落的一件事是常识转化。咱们有许多 EDA 用具，但莫得常识转化用具。您莫得一堆旨趣图或布局，然后您将该节点移植到节点。今天有止境好的用具来构建该节点到节点，具有 AI 优化，但常识莫得转化。而且情况会变得更糟。是以最终，当咱们的电压和延长更低时，它会变得愈加复杂。在射频方面，咱们也曾处理这个问题许多年了。射频东说念主员知说念在将东西放到旨趣图上时应该幸免什么，因为存在耦合和悉数这类问题。咱们需要采纳同样的要领。
Faisal也暗示，这如实是一个大问题。我会将“常识转化”推广为“教育转化”。咱们对筹备的许多直观齐来自祸殃。它来自于实验室中的顽抗和无法经管的模拟。而且，咱们领有的自动化进度越高，咱们就越远隔真的的问题。因此，存在这么的危急：重生的工程师出身在外交媒体和自动化的全国，他们敬佩一切，而践诺全国中出现的情况却大不一样。一朝你的芯片出现故障，你就会知说念你的旨趣图模拟本体上是一个坏话。有些东西很难教。东说念主们必须经验它。
“咱们需要这种环境才能进行协同筹备。莫得常识的传递，它即是一个黑匣子。而且上市时刻不会增多。它老是会裁汰。”Pujol强调。
https://semiengineering.com/big-changes-ahead-for-analog-design/
半导体极品公众号保举
专注半导体范围更多原创内容
柔软全球半导体产业动向与趋势
*免责声明：本文由作家原创。著述内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或守旧，淌若有任何异议，迎接斟酌半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3939内容，迎接柔软。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
心爱咱们的内容就点“在看”共享给小伙伴哦